ថ្មី Original XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic Chip សៀគ្វីរួមបញ្ចូលគ្នា

គុណលក្ខណៈផលិតផល

ឯកសារ និងប្រព័ន្ធផ្សព្វផ្សាយ

ចំណាត់ថ្នាក់បរិស្ថាន និងការនាំចេញ

ធនធានបន្ថែម

Xilinx Memory - ការកំណត់រចនាសម្ព័ន្ធ Proms សម្រាប់ FPGAs

Xilinx ណែនាំស៊េរី XC18V00 នៃការកំណត់រចនាសម្ព័ន្ធកម្មវិធីក្នុងប្រព័ន្ធ PROMs (រូបភាពទី 1) ។ឧបករណ៍នៅក្នុងគ្រួសារ 3.3V នេះរួមមាន 4-megabit, 2-megabit, 1-megabit, និង 512-kilobit PROM ដែលផ្តល់នូវវិធីសាស្រ្តងាយស្រួលប្រើ និងសន្សំសំចៃសម្រាប់ការសរសេរកម្មវិធីឡើងវិញ និងរក្សាទុកប្រព័ន្ធប៊ីតនៃការកំណត់រចនាសម្ព័ន្ធ Xilinx FPGA ។

នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Master Serial វាបង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM ។ពេលវេលាចូលដំណើរការខ្លីបន្ទាប់ពី CE និង OE ត្រូវបានបើក ទិន្នន័យអាចរកបាននៅលើម្ជុល PROM DATA (D0) ដែលត្រូវបានភ្ជាប់ទៅម្ជុល FPGA DIN ។ទិន្នន័យថ្មីអាចរកបានក្នុងរយៈពេលខ្លីមួយ បន្ទាប់ពីគែមនាឡិកាកើនឡើងនីមួយៗ។FPGA បង្កើតចំនួននាឡិការោទិ៍សមស្រប ដើម្បីបញ្ចប់ការកំណត់។នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Slave Serial នោះ PROM និង FPGA ត្រូវបានកំណត់ដោយនាឡិកាខាងក្រៅ។

នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Master Select MAP នោះ FPGA បង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM ។នៅពេលដែល FPGA ស្ថិតនៅក្នុង Slave Parallel ឬ Slave Select MAP mode លំយោលខាងក្រៅបង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM និង FPGA ។បន្ទាប់ពី CE និង OE ត្រូវបានបើក ទិន្នន័យអាចរកបាននៅលើម្ជុល DATA (D0-D7) របស់ PROM ។ទិន្នន័យថ្មីអាចរកបានក្នុងរយៈពេលខ្លីមួយ បន្ទាប់ពីគែមនាឡិកាកើនឡើងនីមួយៗ។ទិន្នន័យត្រូវបានបញ្ចូលទៅក្នុង FPGA នៅលើគែមកើនឡើងខាងក្រោមនៃ CCLK ។លំយោលដែលដំណើរការដោយសេរីអាចត្រូវបានប្រើនៅក្នុងរបៀប Slave Parallel ឬ Slave Select MAP ។

ឧបករណ៍ជាច្រើនអាចត្រូវបានកាត់ដោយប្រើប្រាស់លទ្ធផល CEO ដើម្បីជំរុញការបញ្ចូល CE នៃឧបករណ៍ខាងក្រោម។ការបញ្ចូលនាឡិកា និងលទ្ធផល DATA នៃ PROMs ទាំងអស់នៅក្នុងខ្សែសង្វាក់នេះគឺមានទំនាក់ទំនងគ្នាទៅវិញទៅមក។ឧបករណ៍ទាំងអស់គឺត្រូវគ្នា ហើយអាចដាក់បញ្ចូលជាមួយសមាជិកផ្សេងទៀតនៃគ្រួសារ ឬជាមួយ XC17V00 គ្រួសារ PROM ដែលអាចសរសេរកម្មវិធីបានតែមួយដង។