XCF128XFTG64C Encapsulation BGA64 XL ការកំណត់រចនាសម្ព័ន្ធ និងឧបករណ៍ផ្ទុកដង់ស៊ីតេខ្ពស់
គុណលក្ខណៈផលិតផល
| ប្រភេទ | ការពិពណ៌នា |
| ប្រភេទ | សៀគ្វីរួមបញ្ចូលគ្នា (ICs) |
| Mfr | AMD Xilinx |
| ស៊េរី | - |
| កញ្ចប់ | ថាស |
| ស្ថានភាពផលិតផល | លែងប្រើហើយ។ |
| ប្រភេទកម្មវិធី | នៅក្នុង System Programmable |
| ទំហំអង្គចងចាំ | 128 Mb |
| វ៉ុល - ការផ្គត់ផ្គង់ | 1.7V ~ 2V |
| សីតុណ្ហភាពប្រតិបត្តិការ | -40°C ~ 85°C |
| ប្រភេទម៉ោន | ភ្នំផ្ទៃ |
| កញ្ចប់ / ករណី | ៦៤-TBGA |
| កញ្ចប់ឧបករណ៍ផ្គត់ផ្គង់ | 64-FTBGA (10 × 13) |
| លេខផលិតផលមូលដ្ឋាន | XCF128 |
ឯកសារ និងប្រព័ន្ធផ្សព្វផ្សាយ
| ប្រភេទធនធាន | តំណភ្ជាប់ |
| តារាងទិន្នន័យ | សន្លឹកទិន្នន័យ XCF128XFT(G)64C |
| ព័ត៌មានបរិស្ថាន | វិញ្ញាបនប័ត្រ Xiliinx RoHS |
| PCN Obsolescence / EOL | ឧបករណ៍ច្រើន 01/មិថុនា/2015 |
| ការផ្លាស់ប្តូរស្ថានភាពផ្នែក PCN | ផ្នែកត្រូវបានដំណើរការឡើងវិញនៅថ្ងៃទី 25/04/2016 |
| សន្លឹកទិន្នន័យ HTML | សន្លឹកទិន្នន័យ XCF128XFT(G)64C |
ចំណាត់ថ្នាក់បរិស្ថាន និងការនាំចេញ
| គុណលក្ខណៈ | ការពិពណ៌នា |
| ស្ថានភាព RoHS | អនុលោមតាម ROHS3 |
| កម្រិតភាពប្រែប្រួលសំណើម (MSL) | 3 (168 ម៉ោង) |
| ស្ថានភាពឈានដល់ | ឈានដល់មិនប៉ះពាល់ |
| ECCN | 3A991B1A |
| HTSUS | 8542.32.0071 |
Xilinx ណែនាំស៊េរី XC18V00 នៃការកំណត់រចនាសម្ព័ន្ធកម្មវិធីក្នុងប្រព័ន្ធ PROMs (រូបភាពទី 1) ។ឧបករណ៍នៅក្នុងគ្រួសារ 3.3V នេះរួមមាន 4-megabit, 2-megabit, 1-megabit, និង 512-kilobit PROM ដែលផ្តល់នូវវិធីសាស្រ្តងាយស្រួលប្រើ និងសន្សំសំចៃសម្រាប់ការសរសេរកម្មវិធីឡើងវិញ និងរក្សាទុកប្រព័ន្ធប៊ីតនៃការកំណត់រចនាសម្ព័ន្ធ Xilinx FPGA ។
នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Master Serial វាបង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM ។ពេលវេលាចូលដំណើរការខ្លីបន្ទាប់ពី CE និង OE ត្រូវបានបើក ទិន្នន័យអាចរកបាននៅលើម្ជុល PROM DATA (D0) ដែលត្រូវបានភ្ជាប់ទៅម្ជុល FPGA DIN ។ទិន្នន័យថ្មីអាចរកបានក្នុងរយៈពេលខ្លីមួយ បន្ទាប់ពីគែមនាឡិកាកើនឡើងនីមួយៗ។FPGA បង្កើតចំនួននាឡិការោទិ៍សមស្រប ដើម្បីបញ្ចប់ការកំណត់។នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Slave Serial នោះ PROM និង FPGA ត្រូវបានកំណត់ដោយនាឡិកាខាងក្រៅ។
នៅពេលដែល FPGA ស្ថិតនៅក្នុងរបៀប Master Select MAP នោះ FPGA បង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM ។នៅពេលដែល FPGA ស្ថិតនៅក្នុង Slave Parallel ឬ Slave Select MAP mode លំយោលខាងក្រៅបង្កើតនាឡិកាកំណត់រចនាសម្ព័ន្ធដែលជំរុញ PROM និង FPGA ។បន្ទាប់ពី CE និង OE ត្រូវបានបើក ទិន្នន័យអាចរកបាននៅលើម្ជុល DATA (D0-D7) របស់ PROM ។ទិន្នន័យថ្មីអាចរកបានក្នុងរយៈពេលខ្លីមួយ បន្ទាប់ពីគែមនាឡិកាកើនឡើងនីមួយៗ។ទិន្នន័យត្រូវបានបញ្ចូលទៅក្នុង FPGA នៅលើគែមកើនឡើងខាងក្រោមនៃ CCLK ។លំយោលដែលដំណើរការដោយសេរីអាចត្រូវបានប្រើនៅក្នុងរបៀប Slave Parallel ឬ Slave Select MAP ។
ឧបករណ៍ជាច្រើនអាចត្រូវបានកាត់ដោយប្រើប្រាស់លទ្ធផល CEO ដើម្បីជំរុញការបញ្ចូល CE នៃឧបករណ៍ខាងក្រោម។ការបញ្ចូលនាឡិកា និងលទ្ធផល DATA នៃ PROMs ទាំងអស់នៅក្នុងខ្សែសង្វាក់នេះគឺមានទំនាក់ទំនងគ្នាទៅវិញទៅមក។ឧបករណ៍ទាំងអស់គឺត្រូវគ្នា ហើយអាចដាក់បញ្ចូលជាមួយសមាជិកផ្សេងទៀតនៃគ្រួសារ ឬជាមួយ XC17V00 គ្រួសារ PROM ដែលអាចសរសេរកម្មវិធីបានតែមួយដង។
