XC7K420T-2FFG901I - សៀគ្វីរួមបញ្ចូលគ្នា បង្កប់ វាលអារេច្រកទ្វារដែលអាចសរសេរកម្មវិធីបាន

គុណសម្បត្តិ
គុណសម្បត្តិនៃ FPGAs មានដូចខាងក្រោម៖
(1) FPGAs មានធនធានផ្នែករឹងដូចជា ក្រឡាតក្កវិជ្ជា RAM មេគុណ។ល។ តាមរយៈការរៀបចំធនធានផ្នែករឹងទាំងនេះដោយសមហេតុផល សៀគ្វីផ្នែករឹងដូចជាមេគុណ ការចុះឈ្មោះ ម៉ាស៊ីនបង្កើតអាសយដ្ឋានជាដើម អាចត្រូវបានអនុវត្ត។
(2) FPGAs អាចត្រូវបានរចនាឡើងដោយប្រើដ្យាក្រាមប្លុក ឬ Verilog HDL ពីសៀគ្វីច្រកទ្វារសាមញ្ញទៅសៀគ្វី FIR ឬ FFT ។
(3) FPGAs អាចត្រូវបានរៀបចំឡើងវិញដោយគ្មានកំណត់ ដោយផ្ទុកនូវដំណោះស្រាយរចនាថ្មីក្នុងរយៈពេលត្រឹមតែពីរបីរយមិល្លីវិនាទី ដោយប្រើការកំណត់រចនាសម្ព័ន្ធឡើងវិញដើម្បីកាត់បន្ថយការចំណាយលើផ្នែករឹង។
(4) ប្រេកង់ប្រតិបត្តិការរបស់ FPGA ត្រូវបានកំណត់ដោយបន្ទះឈីប FPGA ក៏ដូចជាការរចនា ហើយអាចត្រូវបានកែប្រែ ឬជំនួសដោយបន្ទះឈីបលឿនជាងមុន ដើម្បីបំពេញតម្រូវការតម្រូវការជាក់លាក់ (ទោះបីជាការពិត ប្រេកង់ប្រតិបត្តិការមិនមានដែនកំណត់ និងអាច ត្រូវបានកើនឡើង ប៉ុន្តែត្រូវបានគ្រប់គ្រងដោយដំណើរការ IC បច្ចុប្បន្ន និងកត្តាផ្សេងទៀត)។
គុណវិបត្តិ
គុណវិបត្តិនៃ FPGAs មានដូចខាងក្រោម៖
(1) FPGAs ពឹងផ្អែកលើការអនុវត្តផ្នែករឹងសម្រាប់មុខងារទាំងអស់ ហើយមិនអាចអនុវត្តប្រតិបត្តិការដូចជាការលោតតាមលក្ខខណ្ឌសាខា។
(2) FPGAs អាចអនុវត្តបានតែប្រតិបត្តិការចំណុចថេរប៉ុណ្ណោះ។
សរុបមក៖ FPGAs ពឹងផ្អែកលើផ្នែករឹងដើម្បីអនុវត្តមុខងារទាំងអស់ ហើយអាចប្រៀបធៀបទៅនឹងបន្ទះឈីបដែលខិតខំប្រឹងប្រែងក្នុងលក្ខខណ្ឌនៃល្បឿន ប៉ុន្តែវាមានគម្លាតដ៏ធំមួយនៅក្នុងភាពបត់បែននៃការរចនាបើប្រៀបធៀបទៅនឹងប្រព័ន្ធដំណើរការគោលបំណងទូទៅ។

រចនាភាសា និងវេទិកា

ឧបករណ៍តក្កវិជ្ជាដែលអាចសរសេរកម្មវិធីបានគឺជាក្រុមហ៊ុនដឹកជញ្ជូនផ្នែករឹងដែលបង្កើតមុខងារជាក់លាក់ និងលក្ខណៈបច្ចេកទេសនៃកម្មវិធីអេឡិចត្រូនិកតាមរយៈបច្ចេកវិទ្យា EDA ។FPGAs ជាឧបករណ៍មួយក្នុងចំណោមឧបករណ៍សំខាន់ៗដែលអនុវត្តផ្លូវនេះគឺតម្រង់ទិសអ្នកប្រើប្រាស់ដោយផ្ទាល់ មានភាពបត់បែនខ្លាំង និងអាចប្រើប្រាស់បាន ងាយស្រួលប្រើ និងរហ័សក្នុងការសាកល្បង និងអនុវត្តនៅក្នុងផ្នែករឹង។
ភាសាពិពណ៌នាផ្នែករឹង (HDL) គឺជាភាសាដែលប្រើសម្រាប់រចនាប្រព័ន្ធតក្កវិជ្ជាឌីជីថល និងពិពណ៌នាអំពីសៀគ្វីឌីជីថល ដែលភាសាសំខាន់ៗដែលប្រើជាទូទៅគឺ VHDL, Verilog HDL, ប្រព័ន្ធ Verilog និងប្រព័ន្ធ C ។
ជាភាសាពិពណ៌នាផ្នែករឹងគ្រប់ជ្រុងជ្រោយ ភាសាការពិពណ៌នាផ្នែករឹងនៃសៀគ្វីរួមបញ្ចូលគ្នាល្បឿនលឿនខ្លាំង (VHDL) មានលក្ខណៈឯករាជ្យនៃសៀគ្វីផ្នែករឹងជាក់លាក់ និងឯករាជ្យនៃវេទិការចនា ជាមួយនឹងគុណសម្បត្តិនៃសមត្ថភាពពិពណ៌នាទូលំទូលាយ មិនមែន អាស្រ័យលើឧបករណ៍ជាក់លាក់ និងសមត្ថភាពក្នុងការពណ៌នាអំពីការរចនានៃតក្កវិជ្ជាគ្រប់គ្រងស្មុគស្មាញក្នុងកូដយ៉ាងម៉ត់ចត់ និងសង្ខេប។ល។ វាត្រូវបានគាំទ្រដោយក្រុមហ៊ុន EDA ជាច្រើន ហើយត្រូវបានប្រើប្រាស់យ៉ាងទូលំទូលាយក្នុងវិស័យរចនាអេឡិចត្រូនិក។ប្រើយ៉ាងទូលំទូលាយ។
VHDL គឺជាភាសាកម្រិតខ្ពស់សម្រាប់ការរចនាសៀគ្វី ហើយបើប្រៀបធៀបជាមួយភាសាពិពណ៌នាផ្នែករឹងផ្សេងទៀត វាមានលក្ខណៈនៃភាសាសាមញ្ញ ភាពបត់បែន និងឯករាជ្យពីការរចនាឧបករណ៍ ដែលធ្វើឱ្យវាក្លាយជាភាសាពិពណ៌នាផ្នែករឹងទូទៅសម្រាប់បច្ចេកវិទ្យា EDA និងធ្វើឱ្យបច្ចេកវិទ្យា EDA កាន់តែច្រើន។ អាចចូលដំណើរការបានសម្រាប់អ្នករចនា។
Verilog HDL គឺជាភាសាពិពណ៌នាផ្នែករឹងដែលត្រូវបានប្រើប្រាស់យ៉ាងទូលំទូលាយ ដែលអាចប្រើបានក្នុងដំណាក់កាលជាច្រើននៃដំណើរការរចនាផ្នែករឹង រួមទាំងការធ្វើគំរូ ការសំយោគ និងការក្លែងធ្វើ។
Verilog HDL គុណសម្បត្តិ៖ ស្រដៀងទៅនឹង C ងាយស្រួលរៀន និងអាចបត់បែនបាន។ប្រកាន់​តួអក្សរ​តូច​ធំ។គុណសម្បត្តិក្នុងការសរសេរ និងបង្កើតគំរូ។គុណវិបត្តិ៖ កំហុសជាច្រើនមិនអាចត្រូវបានរកឃើញនៅពេលចងក្រងបានទេ។
VHDL Pros: វាក្យសម្ព័ន្ធយ៉ាងម៉ត់ចត់ ឋានានុក្រមច្បាស់លាស់។គុណវិបត្តិ៖ ពេលវេលាស្គាល់យូរ មិនអាចបត់បែនបានគ្រប់គ្រាន់។
កម្មវិធី Quartus_II គឺជាបរិយាកាសរចនាពហុវេទិកាពេញលេញដែលត្រូវបានបង្កើតឡើងដោយ Altera ដែលអាចបំពេញតម្រូវការការរចនានៃ FPGAs និង CPLDs ផ្សេងៗ និងជាបរិយាកាសដ៏ទូលំទូលាយសម្រាប់ការរចនាប្រព័ន្ធដែលអាចសរសេរកម្មវិធីបាននៅលើបន្ទះឈីប។
Vivado Design Suite ដែលជាបរិយាកាសរចនារួមបញ្ចូលគ្នាដែលចេញផ្សាយដោយអ្នកលក់ FPGA Xilinx ក្នុងឆ្នាំ 2012។ វារួមបញ្ចូលបរិយាកាសរចនារួមបញ្ចូលគ្នាយ៉ាងខ្ពស់ និងឧបករណ៍ជំនាន់ថ្មីពីប្រព័ន្ធដល់កម្រិត IC ដែលទាំងអស់ត្រូវបានបង្កើតឡើងនៅលើគំរូទិន្នន័យដែលអាចធ្វើមាត្រដ្ឋានបានរួមគ្នា និងបរិស្ថានបំបាត់កំហុសទូទៅ។Xilinx Vivado Design Suite ផ្តល់នូវស្នូល FIFO IP ដែលអាចត្រូវបានអនុវត្តយ៉ាងងាយស្រួលចំពោះការរចនា។