បន្ទះសៀគ្វី IC រួមបញ្ចូលគ្នាមួយកន្លែង ទិញ EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
គុណលក្ខណៈផលិតផល
ប្រភេទ | ការពិពណ៌នា |
ប្រភេទ | សៀគ្វីរួមបញ្ចូលគ្នា (ICs) បង្កប់ CPLDs (ឧបករណ៍តក្កវិជ្ជាដែលអាចសរសេរកម្មវិធីបានស្មុគស្មាញ) |
Mfr | ក្រុមហ៊ុន Intel |
ស៊េរី | MAX® II |
កញ្ចប់ | ថាស |
កញ្ចប់ស្តង់ដារ | 90 |
ស្ថានភាពផលិតផល | សកម្ម |
ប្រភេទកម្មវិធី | នៅក្នុង System Programmable |
ពេលវេលាពន្យាពេល tpd(1) អតិបរមា | ៤.៧ ន |
ការផ្គត់ផ្គង់វ៉ុល - ខាងក្នុង | 2.5V, 3.3V |
ចំនួននៃធាតុតក្កវិជ្ជា/ប្លុក | ២៤០ |
ចំនួន Macrocells | ១៩២ |
ចំនួន I/O | 80 |
សីតុណ្ហភាពប្រតិបត្តិការ | 0°C ~ 85°C (TJ) |
ប្រភេទម៉ោន | ភ្នំផ្ទៃ |
កញ្ចប់ / ករណី | 100-TQFP |
កញ្ចប់ឧបករណ៍ផ្គត់ផ្គង់ | 100-TQFP (14 × 14) |
លេខផលិតផលមូលដ្ឋាន | EPM240 |
ការចំណាយគឺជាបញ្ហាចម្បងមួយដែលត្រូវប្រឈមមុខនឹងបន្ទះសៀគ្វី 3D ហើយ Foveros នឹងជាលើកដំបូងដែល Intel ផលិតវាក្នុងបរិមាណខ្ពស់ ដោយសារបច្ចេកវិទ្យាវេចខ្ចប់ឈានមុខគេ។ទោះជាយ៉ាងណាក៏ដោយ Intel និយាយថាបន្ទះឈីបដែលផលិតក្នុងកញ្ចប់ 3D Foveros គឺមានតម្លៃប្រកួតប្រជែងយ៉ាងខ្លាំងជាមួយនឹងការរចនាបន្ទះឈីបស្តង់ដារ ហើយក្នុងករណីខ្លះអាចមានតម្លៃថោកជាង។
Intel បានរចនាបន្ទះឈីប Foveros ឱ្យមានតម្លៃទាបតាមដែលអាចធ្វើទៅបាន ហើយនៅតែបំពេញតាមគោលដៅនៃការអនុវត្តរបស់ក្រុមហ៊ុនដែលបានបញ្ជាក់ – វាគឺជាបន្ទះឈីបដែលមានតម្លៃថោកបំផុតនៅក្នុងកញ្ចប់ Meteor Lake ។Intel មិនទាន់បានចែករំលែកល្បឿននៃ Foveros interconnect/base tile នៅឡើយទេ ប៉ុន្តែបាននិយាយថាសមាសធាតុអាចដំណើរការក្នុងល្បឿនពីរបី GHz' នៅក្នុងការកំណត់អកម្ម (សេចក្តីថ្លែងការណ៍ដែលបញ្ជាក់ពីអត្ថិភាពនៃកំណែសកម្មនៃស្រទាប់អន្តរការី Intel កំពុងអភិវឌ្ឍរួចហើយ។ )ដូច្នេះ Foveros មិនតម្រូវឱ្យអ្នករចនាសម្របសម្រួលលើកម្រិតបញ្ជូន ឬកម្រិតភាពយឺតយ៉ាវនោះទេ។
Intel ក៏រំពឹងថាការរចនានឹងធ្វើមាត្រដ្ឋានបានល្អទាំងផ្នែកដំណើរការ និងតម្លៃ មានន័យថាវាអាចផ្តល់នូវការរចនាពិសេសសម្រាប់ផ្នែកទីផ្សារផ្សេងទៀត ឬវ៉ារ្យ៉ង់នៃកំណែដែលមានប្រសិទ្ធភាពខ្ពស់។
តម្លៃនៃថ្នាំងកម្រិតខ្ពស់ក្នុងមួយត្រង់ស៊ីស្ទ័រកំពុងកើនឡើងជាលំដាប់ នៅពេលដែលដំណើរការបន្ទះឈីបស៊ីលីកុនខិតជិតដែនកំណត់របស់វា។ហើយការរចនាម៉ូឌុល IP ថ្មី (ដូចជាចំណុចប្រទាក់ I/O) សម្រាប់ថ្នាំងតូចៗមិនផ្តល់ផលចំណេញច្រើនលើការវិនិយោគទេ។ដូច្នេះ ការប្រើក្រឡា/បន្ទះសៀគ្វីដែលមិនសំខាន់ឡើងវិញនៅលើថ្នាំងដែលមានស្រាប់ 'ល្អគ្រប់គ្រាន់' អាចសន្សំសំចៃពេលវេលា ចំណាយ និងធនធានក្នុងការអភិវឌ្ឍន៍ ដោយមិននិយាយអំពីការធ្វើឱ្យដំណើរការសាកល្បងមានភាពសាមញ្ញនោះទេ។
សម្រាប់បន្ទះឈីបតែមួយ Intel ត្រូវតែសាកល្បងធាតុបន្ទះឈីបផ្សេងៗគ្នា ដូចជាអង្គចងចាំ ឬ PCIe ចំណុចប្រទាក់ជាប់ៗគ្នា ដែលវាអាចជាដំណើរការដែលចំណាយពេលច្រើន។ផ្ទុយទៅវិញ អ្នកផលិតបន្ទះឈីបក៏អាចសាកល្បងបន្ទះឈីបតូចៗក្នុងពេលដំណាលគ្នាដើម្បីសន្សំពេលវេលា។គម្របក៏មានអត្ថប្រយោជន៍ក្នុងការរចនាបន្ទះសៀគ្វីសម្រាប់ជួរ TDP ជាក់លាក់ផងដែរ ព្រោះអ្នករចនាអាចប្ដូរបន្ទះសៀគ្វីតូចៗផ្សេងៗគ្នាតាមតម្រូវការសម្រាប់ការរចនារបស់ពួកគេ។
ភាគច្រើននៃចំណុចទាំងនេះស្តាប់ទៅដូចជាស៊ាំហើយពួកគេទាំងអស់សុទ្ធតែជាកត្តាដូចគ្នាដែលនាំ AMD ធ្លាក់លើផ្លូវបន្ទះឈីបនៅឆ្នាំ 2017។ AMD មិនមែនជាអ្នកដំបូងដែលប្រើការរចនាដែលមានមូលដ្ឋានលើបន្ទះឈីបនោះទេ ប៉ុន្តែវាគឺជាក្រុមហ៊ុនផលិតធំដំបូងគេដែលប្រើទស្សនវិជ្ជានៃការរចនានេះដើម្បី ផលិតបន្ទះសៀគ្វីទំនើបៗជាច្រើន ដែល Intel ហាក់ដូចជាយឺតពេលបន្តិចហើយ។ទោះជាយ៉ាងណាក៏ដោយ បច្ចេកវិជ្ជាវេចខ្ចប់ 3D ដែលបានស្នើឡើងរបស់ Intel គឺស្មុគស្មាញជាងការរចនាស្រទាប់អន្តរការីសរីរាង្គរបស់ AMD ដែលមានទាំងគុណសម្បត្តិ និងគុណវិបត្តិ។
ភាពខុសប្លែកគ្នានៅទីបំផុតនឹងត្រូវបានឆ្លុះបញ្ចាំងនៅក្នុងបន្ទះឈីបដែលបានបញ្ចប់ដោយ Intel បាននិយាយថាបន្ទះឈីបថ្មី 3D stacked Meteor Lake ត្រូវបានគេរំពឹងថានឹងមាននៅក្នុងឆ្នាំ 2023 ជាមួយនឹង Arrow Lake និង Lunar Lake នឹងមកដល់ក្នុងឆ្នាំ 2024។
ក្រុមហ៊ុន Intel ក៏បាននិយាយផងដែរថា បន្ទះឈីប Ponte Vecchio supercomputer ដែលនឹងមាន transistors ច្រើនជាង 100 ពាន់លាន ត្រូវបានគេរំពឹងថា នឹងស្ថិតនៅចំកណ្តាលនៃ Aurora ដែលជា supercomputer លឿនបំផុតរបស់ពិភពលោក។